當?shù)貢r間6月16日，應用材料公司宣布推出了一種全新的先進邏輯芯片布線工藝技術，可微縮到3納米及以下技術節(jié)點。

雖然尺寸微縮有利于提高晶體管性能，但互連布線的情況則恰好相反：較小的電線卻具有更大的電阻，從而降低了性能并增加了功耗。如果沒有材料工程的突破，通過互連從7nm節(jié)點到3nm節(jié)點電阻將增加10倍，從而抵消晶體管縮放的優(yōu)勢。

應用材料公司開發(fā)了一種名為Endura? Copper Barrier Seed IMS?的全新的解決方案。它是一種集成材料解決方案，在高真空下將七種不同的工藝技術組合在一個系統(tǒng)中：ALD、PVD、CVD、銅回流、表面處理、接口工程和計量。該組合將符合要求的 ALD 替換為選擇性 ALD，從而消除了通過接口的高電阻性障礙。該解決方案還包括銅回流技術，使空隙自由缺口填補了狹窄的功能。通過接觸接口的電阻降低高達 50%，提高芯片性能和功耗，使邏輯擴展繼續(xù)擴展到 3nm 及以上。

應用材料半導體產(chǎn)品集團高級副總裁兼總經(jīng)理普拉布·拉賈（Prabu Raja）表示："智能手機芯片擁有數(shù)百億的銅互連，線路已經(jīng)消耗了芯片三分之一的電量。"在真空中集成多種工藝技術使我們能夠重新設計材料和結構，使消費者能夠擁有更強大的設備和更長的電池壽命。這種獨特的集成解決方案旨在幫助客戶改善性能、功率和面積成本?！?p>Endura? Copper Barrier Seed IMS?系統(tǒng)現(xiàn)在正被全球領先的邏輯節(jié)點代工廠客戶使用。